seminaire

seminaire@lrde.epita.fr

73 discussions

Mercredi 22 mai 2013: Basile Starynkevitch (CEA LIST)

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 22 mai 2013 (11--12h), Salle Lα du LRDE. Au programme: * 11h: Étendre le compilateur GCC avec MELT -- Basile Starynkevitch (CEA LIST) http://gcc-melt.org/ Le compilateur GCC est extensible via des greffons (plugins) depuis plusieurs années. Mais c'est un logiciel libre complexe (de 10MLOC) et encore en évolution, dont on décrira grossièrement l'architecture. Écrire des greffons en C est fastidieux. Le language d'extension MELT (domain specific language) permet d'étendre moins péniblemenet le compilateur GCC. Il offre une syntaxe régulière et simple, inspirée de LISP. MELT est traduit en du code C (ou C++) adapté aux internes de GCC et son implémentation (en logiciel libre) est auto-amorcée. Il offre des traits permettant des styles de programmation de haut niveau (styles fonctionnel, objet, réflexif). On décrira un peu l'implémentation de MELT, sa syntaxe et ses traits caractéristiques, et les exemples d'extensions. -- Basile Starynkevitch est un ancien élève de l'ENS Cachan qui a soutenu sa thèse en intelligence artificielle en 1990. Il travaille comme ingénieur chercheur au CEA LIST dans le Laboratoire de Sûreté du Logiciel, et contribue à GCC en y développant notamment l'outil MELT. Il est un partisan convaincu du logiciel libre. !!! Attention !!! La semaine suivante, le Mercredi 29 mai 2013, changement d'horaire : nous invitons Eric Jaeger et Olivier Levillain (ANSSI) à 10h-12h pour nous parler des "Langages de développement et sécurité --- Mind your language". Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

10 years, 11 months

Mercredi 24 avril 2013: Peter Van Roy, Université catholique de Louvain

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 24 avril 2013 (11--12h), Salle L-Alpha du LRDE. Au programme: * 11h: Designing robust distributed systems with weakly interacting feedback structures -- Peter Van Roy, Université catholique de Louvain http://www.info.ucl.ac.be/~pvr/WIFSpaper.pdf Large distributed systems on the Internet are subject to hostile environmental conditions such as node failures, erratic communications, and partitioning, and global problems such as hotspots, attacks, multicast storms, chaotic behavior, and cascading failures. How can we build these systems to function in predictable fashion in such situations as well as being easy to understand and maintain? In our work on building self-managing systems in the SELFMAN project, we have discovered a useful design pattern for building complex systems, namely as a set of Weakly Interacting Feedback Structures (WIFS). A feedback structure consists of a graph of interacting feedback loops that together maintain one global system property. We give examples of biological and computing systems that use WIFS, such as the human respiratory system and the TCP family of network protocols. We then show the usefulness of the design pattern by applying it to the Scalaris key/value store from SELFMAN. Scalaris is based on a structured peer-to-peer network with extensions for data replication and transactions. Scalaris achieves high performance: from 4000 to 14000 read-modify-write transactions per second on a cluster with 1 to 15 nodes each containing two dual-core Intel Xeon processors at 2.66 GHz. Scalaris is a self-managing system that consists of five WIFS, for connectivity, routing, load balancing, replication, and transactions. We conclude by explaining why WIFS are an important design pattern for building complex systems and we outline how to extend the WIFS approach to allow proving global properties of these systems. -- Peter Van Roy is coauthor of the classic programming textbook "Concepts, Techniques, and Models of Computer Programming" and professor at the Université catholique de Louvain in Belgium. His group hosts the Mozart Programming System (see www.mozart-oz.org), with which he explores the relationship between programming languages and distributed programming. He wrote the Aquarius Prolog compiler, the first to generate code competitive in performance with C compilers. He received a M.S. and Ph.D. in Computer Science from the University of California at Berkeley and a French "Habilitation à Diriger des Recherches" from the Université Paris Diderot. !!! Attention !!! La session prévue le 10 avril 2013 sur les "Langages de développement et sécurité --- Mind your language" par Eric Jaeger et Olivier Levillain (ANSSI) est reportée au Mercredi 29 mai 2013. Et le 22 mai Basile Starynkevitch, CEA LIST, montrera comment "Etendre le compilateur GCC avev MELT". Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 1 month

Mercredi 10 avril 2013: Eric Jaeger et Olivier Levillain, ANSSI (Agence nationale de la sécurité des systèmes d'information)

by Daniela Becker

Chers collègues, La session d'avril du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 10 avril 2013 (10--12h), Salle L-Alpha du LRDE. Au programme: * 10h: Langages de développement et sécurité --- Mind your language -- Eric Jaeger et Olivier Levillain, ANSSI (Agence nationale de la sécurité des systèmes d'information) http://www.ssi.gouv.fr/fr/anssi/publications/publications-scientifiques/aut… Il existe de nombreux langages informatiques, et les débats concernant leurs avantages et inconvénients respectifs sont nombreux, mais peu considèrent la question du développement d'applications sécurisées, c'est-à-dire robustes contre les actions d'agents malveillants. C'est l'optique abordée dans cette présentation, qui rebondit sur de nombreuses illustrations dans différents langages afin de pouvoir cerner ce que seraient les bonnes propriétés d'un langage vis-à-vis de la sécurité, mais aussi des recommandations de codage pertinentes ou encore des outils pertinents pour le développement et l'évaluation d'applications de sécurité. -- Eric Jaeger travaille à l'ANSSI depuis 2004. Après plusieurs années dans les laboratoires, pendant lesquelles il a notamment travaillé sur les apports et les limites des méthodes formelles pour les développements de sécurité, il est devenu chef du centre de formation à la sécurité des systèmes d'information (CFSSI). Il est à l'origine des études sur les langages commandées par l'ANSSI depuis 2008 (JavaSec sur le langage Java, et LaFoSec sur les langages fonctionnels). -- Olivier Levillain travaille dans les laboratoires de l'ANSSI depuis septembre 2007 et est aujourd'hui responsable du laboratoire sécurité des réseaux et protocoles. Il a été l'un des promoteurs et a participé au suivi des études JavaSec et LaFoSec entre 2008 et 2012. Il prépare également une thèse sur la sécurité des navigateurs web, se consacrant pour l'instant essentiellement aux protocoles SSL/TLS. Nous vous rappellons que le prochain Séminaire LRDE aura lieu le Mercredi 27 mars. Matthieu Faessel et Michel Bilodeau du Centre de Morphologie Mathématique (Fontainebleau), Mines ParisTech, interviendront sur "SMIL : Simple Morphological Image Library" Nous avons le plaisir de vous annoncer d'ores et déjà le programme des séances suivantes. Le 24 avril nous accueillerons Peter Van Roy, Université catholique de Louvain, qui fera un exposé sur "Designing robust distributed systems with weakly interacting feedback structures". Le 22 mai Basile Starynkevitch, CEA LIST, montrera comment "Etendre le compilateur GCC avev MELT". Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 1 month

Mercredi 27 mars 2013: Matthieu Faessel et Michel Bilodeau, Centre de Morphologie Mathématique (Fontainebleau), Mines ParisTech

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 27 mars 2013 (11--12h), Salle L-Alpha du LRDE. Au programme: * 11h: SMIL : Simple Morphological Image Library -- Matthieu Faessel et Michel Bilodeau, Centre de Morphologie Mathématique (Fontainebleau), Mines ParisTech http://cmm.ensmp.fr/~faessel/smil/doc/index.html SMIL est une bibliothèque de traitement d'images 2D/3D. Elle a été développée pour répondre à une demande de plus en plus forte (en particulier dans le cas de projets industriels) en termes de performances : taille d'images (2D ou 3D) et temps d'exécution. Développée en C++ et utilisant les templates, elle peut être utilisée avec n'importe quel type standard de données. Un effort important a été porté sur la factorisation du code (par le biais de functors), d'une part, pour faciliter l'intégration de nouvelles fonctions, et d'autre part pour concentrer les parties du code permettant l'optimisation. Ces "briques" communes optimisées utilisent le code SIMD généré par l'auto-vectorisation de gcc et sont également parallélisées grâce à l'utilisation d'OpenMP. -- Matthieu Faessel et Michel Bilodeau sont chercheurs au Centre de Morphologie Mathématique, Mines ParisTech. Ils travaillent dans des domaines tels que le contrôle industriel, la vision par ordinateur, l'étude des matériaux et le développement d'architectures logicielles et matérielles. Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 2 months

Mercredi 20 février 2013: Thierry Géraud, EPITA-LRDE

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 20 février 2013 (11--12h), Salle L-Alpha du LRDE. Au programme: * 11h: Une représentation d'images 2D discrète, continue et auto-duale -- Thierry Géraud, EPITA-LRDE http://www.lrde.epita.fr/people/theo En morphologie mathématique, la représentation d'une image par l'arbre des formes n'est en fait pas vraiment auto-duale: elle se heurte à la dualité entre séparation et connexité (c4 vs. c8 en 2D) et au final des aberrations apparaissent. À la recherche d'un algorithme original pour le calcul de l'arbre des formes, une nouvelle représentation discrète d'images 2D est apparue. Définie sur la grille de Khalimsky avec la topologie d'Alexandroff et s'appuyant sur l'analyse multivoque, cette représentation a la particularité de satisfaire à de nombreuses propriétés du continu et de s'affranchir des problèmes topologiques classiques. -- Thierry Géraud est enseignant-chercheur au Laboratoire de Recherche et Développement de l'EPITA (LRDE), habilité à diriger les recherches. Il est chercheur invité au laboratoire A3SI (ESIEE, LIGM, Univ. Paris-Est Marne-la-Vallée). Il dirige le développement d'Olena, une plateforme libre de traitement d'images. Il en utilise, conçoit et maintient le cœur: Milena, une bibliothèque moderne, générique et efficace, écrite en C++. Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 2 months

Séminaire Performance et Généricité du LRDE le mercredi 23 janvier 2013

by Daniela Becker

Chers collègues, Nous vous souhaitons une bonne et heureuse année ! Nous aurons le plaisir de la commencer en accueillant Gaël Thomas le mercredi 23 janvier 2013 (11h-12h), en Salle L-Alpha du LRDE. * 11h: Amélioration du design et des performances des machines virtuelles langages -- Gaël Thomas - REGAL-LIP6/UPMC/INRIA http://pagesperso-systeme.lip6.fr/Gael.Thomas/ Avec l'avènement du Web et du besoin de protéger les utilisateurs contre des logiciels malicieux, les machines virtuelles langages, comme les machines virtuelles Java et .Net, sont devenues la norme pour exécuter des programmes. Dans cet exposé, je vais présenter les travaux que j'ai menés ces dernières années et qui se sont concentrés sur trois aspects des machines virtuelles: leur design, leur sûreté de fonctionnement, et leur performance sur les architectures multi-cœurs. Ma première contribution est VMKit, une bibliothèque qui facilite le développement de nouvelles machines virtuelles performantes en cachant leur complexité dans un ensemble de composants réutilisables. Ma seconde contribution est I-JVM, une machine virtuelle Java qui élimine les huit vulnérabilités connues qu'un composant de la plateforme OSGi pouvait exploiter. Ma troisième contribution vise à améliorer les performances des machines virtuelles sur les architectures multi-cœurs en se focalisant sur les verrous et les ramasse-miettes: avec un mécanisme de verrouillage qui surpasse tous les autres mécanismes connus lorsque le nombre de cœurs augmente, et avec avec une étude des goulets d'étranglement des ramasse-miettes sur les architectures multi-cœurs. -- Gaël Thomas est maître de conférences (HDR) à l'UPMC Paris Sorbonne qu'il a rejointe en 2006 après avoir passé une année en post doctorat à l'université Joseph Fourier. Il est membre de l'équipe REGAL du LIP6, une équipe mixte entre l'INRIA et l'UPMC qui étudie les systèmes d'exploitation et les systèmes distribués à large échelle. Ses travaux visent à améliorer les performances, la modularité et la sûreté de fonctionnement des machines virtuelles langages comme la machine virtuelle Java. Depuis 2011, il est président de l'association ACM SIGOPS France. Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 4 months

Séminaire Performance et Généricité du LRDE le mercredi 17 octobre 2012

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 17 octobre 2012 (10h00-12h00), Salle Alpha du LRDE. Au programme: * 10h: Systèmes d'exploitation en dur: une clef du passage de 10 à 1000 cœurs -- Raphael Poss - University of Amsterdam http://staff.science.uva.nl/~poss Afin d'exploiter le potentiel des puces multi-cœurs pour une performance évolutive et à haut rendement énergétique, le projet Apple-CORE a co-conçu un modèle général d'architecture matérielle et une interface de contrôle de parallélisme. Cette interface, appelée SVP, est réalisée par du matériel sur puce dédié à la gestion de la concurrence de programmes parallèles exécutés sur plusieurs cœurs. SVP se base sur les principes de synchronisation de flux de données («data flow»), de programmation impérative et d'exécution efficace du parallélisme en termes de budget temps et énergie. Les composants matériels correspondants peuvent coordonner plusieurs cœurs RISC équipés de multi-threading matériel, organisés en clusters de calcul sur puce, dits «Microgrids». Comparés à l'approche traditionnelle «accélérateurs», les Microgrids sont destinés à être utilisés comme composants dans les systèmes distribués sur puce contenant à la fois des grappes de petits cœurs et optionnellement de gros cœurs –optimisés pour l'exécution séquentielle– disponibles en tant que «services» pour les applications. Les principaux aspects de cette architecture sont l'asynchronisme, c'est-à-dire la capacité à tolérer les opérations irrégulières avec des temps de latence longs, un modèle de programmation à échelle invariante, une vision distribuée de la puce, et une mise à l'échelle transparente de la performance d'un seul code binaire à plusieurs tailles de grappes de cœurs. Cette présentation décrit le modèle d'exécution, la micro-architecture des cœurs, sa réalisation au sein d'une plateforme et son environnement logiciel. -- Diplômé CSI en 2003, Raphael est resté actif à l'EPITA jusqu'en 2004, puis a travaillé en tant qu'ingénieur logiciel à Paris puis Rotterdam. Il rejoint en 2008 le groupe Computer Systems Architecture à l'Université d'Amsterdam en tant que chef de projet et enseignant-chercheur, où il reçoit un doctorat en septembre 2012. Il donne des cours d'architecture matérielle à Amsterdam et Leiden, et continue de coordonner des activités de recherche au croisement entre architecture, compilateurs et systèmes d'exploitation. * 10h45: Platform and Research overview on the Intel Single-chip Cloud Computer -- Roy Bakker - University of Amsterdam http://www.science.uva.nl/~bakkerr The Single-chip Cloud Computer (SCC) is a 48-core experimental processor created by Intel Labs targeting the many-core research community. The 6x4 mesh Network-on-Chip provides 24 tiles with 2 cores each. All cores are independent and run their own instance of an operating system. It has hardware support (local buffers on the tiles) for sending short messages between cores, and allows for voltage and frequency control at 8 and 2 cores respectively. We have already modified the SVP runtime system to use these on-chip buffers for the communication between threads executed on separate cores. We also created a visual application for manual process migration and scheduling on the SCC as well as a library for customized voltage and frequency scaling on the chip. Currently we focus on automated parallelization and mapping of one or multiple sequential programs onto the 48 cores by modifying the daedalus framework to target the SCC. The daedalus framework parallelizes sequential C programs using Kahn Process Networks (KPNs) and generates code to run the KPN on multiple hardware platforms like for example an FPGA, SMP CPU or GPU. The SCC backend, which is work in progress, should result in a tool that utilizes the SCC cores in an optimal way by means of performance and energy consumption. It should also allow the system to dynamically adapt on changes in the computational or communicational needs of the processes by scaling frequency and migrating processes. -- Roy Bakker is a PhD student in the Computer Systems Architecture group at the University of Amsterdam, where he also graduated for his Bachelor's (2008) and Master's (2011) degree. His current work is funded by the Netherlands Organisation for Scientific Research (NWO) project on Smart Energy Systems (SES). Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 7 months

Fin de la saison 2011-2012

by Akim Demaille

Chers collègues, L'édition 2011-2012 du séminaire de recherche du LRDE, consacré au thème cher à notre laboratoire – Performances et Généricité – vient de s'achever. Cette année encore nous avons eu le plaisir d'accueillir des orateurs de qualité, renommés dans leur domaine. Vous trouverez ci-dessous une liste thématique des différents exposés. Les hyperliens vous conduirons non seulement à leur résumé détaillé, mais également aux planches des exposés, et aux vidéos pour certaines séances. Nous remercions chaleureusement les orateurs qui nous ont honorés de leur présence. Merci également aux visiteurs ! Nous prenons d'ores et déjà rendez-vous pour une reprise à la rentrée prochaine. N'hésitez pas à nous proposer un exposé, ou à nous indiquer des orateurs potentiels. Bonnes vacances à tous, Akim, pour le Laboratoire de R&D de l'EPITA * Langages, paradigmes de programmation ======================================= * GPU Computing : début d'une ère ou fin d'une époque ? Eric Mahé -- Responsable du projet OpenGPU http://seminaire.lrde.epita.fr/2012-06-20.php * Reusable Generic Look Ahead Multithreaded Cache: A case study for a high resolution player Guillaume Chatelet -- Ingénieur R&D à Mikros Image http://seminaire.lrde.epita.fr/2012-03-14.php * Des performances dans les nuages avec la virtualisation des langages Yann Régis-Gianas -- Maître de conférence à l'université Paris Diderot http://seminaire.lrde.epita.fr/2012-02-15.php * Certification d'annotations de coût dans les compilateurs Nicolas Ayache -- Post-doc au laboratoire PPS de l'université Paris Diderot http://seminaire.lrde.epita.fr/2012-02-15.php * Pourquoi Javascript est-il aussi rapide/lent ? Nicolas Pierron -- Ingénieur R&D, Mozilla Paris http://seminaire.lrde.epita.fr/2011-10-26.php * Traitement d'image ==================== * Un modèle générique de traitement et de représentation des images Antoine Manzanera -- Enseignant-Chercheur à l'ENSTA-ParisTech http://seminaire.lrde.epita.fr/2012-05-09.php * Analyse des mouvements apparents dans un flux vidéo Matthieu Garrigues -- Ingénieur Recherche à l'ENSTA-ParisTech http://seminaire.lrde.epita.fr/2012-05-09.php * Filtrage morphologique dans les espaces de formes : Applications avec la représentation d'image par arbres Yongchao Xu -- Doctorant LRDE/ESIEE http://seminaire.lrde.epita.fr/2012-07-04.php * Le point de vue d'un théoricien sur l'intérêt de la généricité pour le traitement d'images Laurent Najman -- Professeur à l'ESIEE http://seminaire.lrde.epita.fr/2012-03-21.php * Interactive 2D and 3D Segmentation with ilastik Ullrich Köthe -- Senior Researcher, University of Heidelberg http://seminaire.lrde.epita.fr/2012-11-16.php * Model checking ================ * Vérification efficace de propriétés insensibles au bégaiement Ala Eddine Ben Salem -- Doctorant LRDE/LIP6 http://seminaire.lrde.epita.fr/2012-07-04.php * Composition dynamique de techniques pour le model checking efficace Étienne Renault -- Doctorant LRDE/LIP6 http://seminaire.lrde.epita.fr/2012-07-04.php

11 years, 9 months

Séminaire Performance et Généricité du LRDE le mercredi 4 juillet 2012

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 4 juillet 2012 (14h00-17h00). Au programme: * 14h: Vérification efficace de propriétés insensibles au bégaiement. -- Ala Eddine Ben Salem (doctorant) Le model checking est une technique de vérification formelle automatique. Prenant en entrée un modèle décrivant toutes les exécutions possibles du système et une propriété exprimée sous la forme d'une formule de logique temporelle, un algorithme de model checking répond si le modèle satisfait ou non la formule. Le problème principal du model-checking est l'explosion combinatoire de l'espace d'états décrivant le système. Afin d'améliorer les performances, on a apporté les contributions suivantes à l'approche automate du model checking. D'abord l'amélioration de l'algorithme de vérification en deux passes de l'approche basée sur les automates Testeur TA (Testing Automaton). Ensuite la proposition d'une méthode permettant de transformer un automate TA en un automate vérifiable en une seule passe, qu'on a appelé STA (Single-pass Testing Automaton). Enfin, la contribution la plus significative est un nouveau type d'automate baptisé TGTA (Transition-based Generalized Testing Automaton). L'apport principal de cette nouvelle approche consiste à proposer une méthode permettant de supprimer les transitions bégayantes dans un TGTA sans avoir besoin, ni d'ajouter une seconde passe comme dans l'approche TA, ni d'ajouter un état artificiel comme dans l'approche STA. -- A.E. Ben Salem est ingénieur ENSEEIHT-2005 en Informatique et Mathématiques Appliquées, il a obtenu en parallèle un Master Recherche Sûreté du Logiciel et Calcul à haute Performance à l’INP Toulouse. Depuis 2011, il est doctorant au LRDE et au LIP6 sur la vérification formelle de propriétés sur des systèmes logiciels, en lien avec le projet Spot. * 15h30: Composition dynamique de techniques pour le model checking efficace -- Étienne Renault (doctorant) Le model checking est une technique qui permet de s'assurer qu'un système vérifie un ensemble de caratéristiques appelées propriétés. Le système et la négation de la formule sont ensuite représentés de manière abstraite (ici un automate) pour pouvoir détecter des comportements incohérents. Ces propriétés ont été classifiées et possèdent des particularités qui peuvent être exploitées afin de réduire la complexité du processus de vérification. Nous montrerons ici comment tirer parti dynamiquement des différentes classes de formules. -- E. Renault est diplômé de Paris VI en système et applications réparties, il s'intéresse à la vérification formelle des systèmes concurents. Il a intégré cette année le LRDE dans le cadre de sa thèse portant sur la composition dynamique de techniques pour le model checking efficace. Ce travail, en collaboration avec l'équipe MoVe du Lip6, s'intègre au projet Spot. * 15h30: Filtrage morphologique dans les espaces de formes : Applications avec la représentation d'image par arbres -- Yongchao Xu (doctorant) (Morphological Filtering in Shape Spaces: Applications using Tree-Based Image Representations) Connected operators are filtering tools that act by merging elementary regions of an image. A popular strategy is based on tree-based image representations: for example, one can compute a shape-based attribute on each node of the tree and keep only the nodes for which the attribute is sufficiently strong. This operation can be seen as a thresholding of the tree, seen as a graph whose nodes are weighted by the attribute. Rather than being satisfied with a mere thresholding, we propose to expand on this idea, and to apply connected filters on this latest graph. Consequently, the filtering is done not in the image space, but in the space of shapes built from the image. Such a processing is a generalization of the existing tree-based connected operators. Indeed, the framework includes classical existing connected operators by attributes. It also allows us to propose a class of novel connected operators from the leveling family, based on shape attributes. Finally, we also propose a novel class of self-dual connected operators that we call morphological shapings. -- Yongchao Xu received the B.S. degree in optoelectronic engineering from Huazhong University of Science and Technology, China, in 2008, the "diplôme d'ingénieur" in electronic & embedded system at Polytech' Paris-Sud and the M.S. degree in signal & image processing from Université Paris Sud, in 2010. He is currently a PhD student at Université Paris Est working on image segmentation, morphological image analysis and, especially shape-based connected morphology. Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 10 months

Séminaire Performance et Généricité du LRDE le mercredi 20 juin 2012

by Daniela Becker

Chers collègues, La prochaine session du séminaire Performance et Généricité du LRDE (Laboratoire de Recherche et Développement de l'EPITA) aura lieu le Mercredi 20 juin 2012 (14h00-16h00). Au programme: * 14h00: GPU Computing : début d'une ère ou fin d'une époque ? -- Eric Mahé, responsable du projet OpenGPU L'arrivée des GPU (Graphics Processing Unit) a profondément changé la manière de concevoir la notion de coprocesseur. A moins de 500€, il est désormais possible d'avoir à sa disposition une puissance de calcul qui n'était réservée jusqu'à un passé récent qu'aux grands centres de calcul. La société Nvidia, en mettant au point l'environnement CUDA, a fourni à la communauté des développeurs des moyens simples et efficaces pour rendre cette puissance de calcul accessible au plus grand nombre. Depuis, sous l'impulsion de la société Apple, le standard OpenCL est venu ouvrir la voie d'une véritable parallélisation des applications sur l'ensemble des ressources processeur offertes aux développeurs. Cet exposé décrira les différentes technologies permettant la programmation parallèle des GPU en mettant l'accent sur les contraintes actuelles et les progrès à venir des futures architectures comme le processeur Kepler. Des démonstrations ainsi que des exemples de code viendront compléter cet exposé. -- Eric Mahé a été responsable des nouvelles technologies au sein de l'équipe marketing de Sun France pendant 20 ans après avoir occupé différents postes de chef de projet dans le domaine du nucléaire et de la défense. Son rôle fut d'évangéliser les choix technologiques et stratégiques de Sun auprès des communautés concernées par le langage Java, les développements du Logiciel Libre et les applications citoyennes de la fédération d'identité basées sur le projet Liberty Alliance. Diplômé de plusieurs troisièmes cycles en marketing, biologie et informatique, Eric Mahé est administrateur de l'association Silicon Sentier, expert auprès du pôle de compétitivité CAP Digital et professeur de communication à l'université René Descartes – Paris V. -- Eric Mahé assure depuis 2009 la direction du projet OpenGPU dont l'objectif est la mise au point de nouvelles chaînes de compilation à destination des architectures hybrides GPU/CPU et a fondé la société MassiveRand spécialisée dans les nombres aléatoires dans le domaine de la sécurité. Pour plus de renseignements, consultez http://seminaire.lrde.epita.fr/. L'entrée du séminaire est libre. Merci de bien vouloir diffuser cette information le plus largement possible. -- Akim Demaille Akim.Demaille(a)lrde.epita.fr

11 years, 11 months

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

seminaire